imec・ASML・TSMCが、原子1層分の薄さしかない2D材料のトランジスタを、量産と同じ300mmウェーハ上で94%の歩留まりで動かしてみせた。VLSIシンポジウムで発表されたこの一報は「また新材料の論文か」と読み流されがちだ。だが本質は材料の話ではない。シリコンの微細化が止まったあと、何で代替するかという問いに、初めて「工場で作れる候補」が現れたという宣言である。
表面と深層
| 表面（発表内容） | 深層（隠れた文脈） |
|---|---|
| MoS2とWS2でnFET・pFETを試作した | n型とp型を同じ手法で揃えた——CMOS回路を組む最低条件をクリアした |
| 50nm CPP・チャネル長28nmまで縮小 | 研究室の単発素子ではなく、最先端ロジックの寸法レンジに踏み込んだ |
| 300mmウェーハで歩留まり94% | 「論文」と「製品」を隔てる最大の壁、量産ラインへの移植性に手がかかった |
何が発表されたか
研究機関imecが装置大手ASML、ファウンドリ最大手TSMCと組み、2D材料トランジスタの300mm集積ルートを世界で初めて示した。
2026年6月、米国で開かれたVLSIシンポジウムでの報告だ。チャネル材料には、n型に二硫化モリブデン(MoS2)、p型に二硫化タングステン(WS2)を使う。いずれも原子数層、厚さにして1ナノメートル前後という、文字どおり原子レベルの薄膜である。
数字を並べると、コンタクトポリピッチ(CPP)は50nm、EUVリソグラフィを使ってチャネル長は最小28nmまで詰めた。そして300mmウェーハ上で「Imax/Iminが10の5乗を超える」良品トランジスタが94%。研究チームはボトムコンタクトとゲートを後から重ねる「逆順」のTFT製造フローを採り、微細化と電気特性を両立させたとしている。
論文の世界と工場の世界を隔てる「300mm」という壁
2D材料の好成績はこれまでも報告されてきた。今回が違うのは、その舞台が量産ラインと同じ土俵だったことだ。
大学の研究室で報告される2D材料デバイスの多くは、小さな実験用基板の上で、一個か数個の素子を丁寧に作り込んだものだ。「動いた」という見出しは華やかでも、それを直径30cmのウェーハ全面に、何億個も同じ品質で並べられるかは別次元の問題になる。半導体の歴史は、この「ラボからファブへ(lab-to-fab)」の谷に落ちた有望材料の墓場でもある。
歩留まり94%という数字の重みはここにある。原子1層の膜は、わずかな欠陥やコンタクト不良で簡単に死ぬ。それをTSMCの300mm基準で測って9割超が生き残った——量産プロセスへの移植に耐えうる再現性が見え始めた、という意味だ。完成度ではなく、産業化の入口に立ったことを示す数字として読むべきだろう。
なぜ「n型とp型を揃えた」ことが効くのか
論理回路は、電子を流すn型と正孔を流すp型を対で使うCMOSで成り立つ。片方だけ作れても回路は組めない。
2D材料の難所のひとつが、このp型の確保にあった。MoS2はn型として比較的扱いやすい一方、安定した高性能なp型チャネルは長く課題だった。今回MoS2(n)とWS2(p)を同じ300mm集積フローの中で同居させた点は、単体の性能記録よりも実装上の意味が大きい。CMOSという、半導体産業が半世紀使い続けてきた回路様式を、新材料でもなぞれる目処が立ったからだ。
3社の顔ぶれも偶然ではない。露光のASML、製造のTSMC、橋渡しのimec。素材科学・装置・量産技術が一つの試作に集約されている構図そのものが、これを学術的好奇心の段階から産業ロードマップの段階へ引き上げている。
シリコンが薄くできなくなった、その先の話
本質は「新しい材料が見つかった」ではない。「シリコンで縮小しきれない領域に、代替の見取り図ができた」である。
トランジスタの微細化は、チャネルを短くするほどリーク電流が増えて制御が効かなくなる。シリコンを薄くして抑え込もうとしても、数ナノを切ると表面散乱で移動度が落ち、限界に突き当たる。原子層レベルでも電気特性が崩れにくい2D材料が注目されるのは、まさにこの「薄さの壁」を構造的に回避できるからだ。GAA(ゲートオールアラウンド)の次、さらにその先のロジックスケーリングを支える本命候補として、長く論じられてきた。
ただし候補はあくまで候補にすぎなかった。今回の発表が変えたのは、その地位だ。研究テーマだった2D材料が、TSMCの量産インフラの上で測られる「ロードマップ項目」になった。実装が来年というわけではない。GAA世代やその次が現役のあいだに走る、10年スパンの長距離レースのスタート地点に、ようやく実機が並んだということだ。
本当の意味
三つを重ねると見えてくるのは、微細化の終わりが「停滞」ではなく「材料の交代」として描かれ始めた、という地殻変動だ。
「ムーアの法則は終わった」という言葉は何度も繰り返されてきた。だが終わったのは、シリコンを単純に縮小し続けるという特定の手段であって、性能向上への要求そのものではない。微細化が頭打ちになるたび、業界は構造(FinFET、GAA)やパッケージング(チップレット、3D積層)で延命してきた。2D材料は、そこに「チャネル材料そのものの置換」という新しい延命の軸を加える。
製造現場にとっての含意は、技術ニュースの華やかさとは逆に、きわめて地味で長期的だ。明日の装置投資が変わるわけではない。しかし「シリコンの次」を前提にした材料・装置・人材の準備が、いつ始まってもおかしくない時計が動き出した。今回の94%は、その秒針が一つ進んだ音である。
製造業が今やるべきこと
- 「微細化の限界」を停滞ではなく交代として読み替える: シリコン縮小が止まる=半導体の進化が止まる、ではない。次の延命軸が材料側に移るという前提で、自社の技術ロードマップの賞味期限を測り直す。
- VLSIシンポジウムなど学会発表を「製品の3〜5年前ぶれ」として監視する: 量産発表を待つと判断が遅れる。lab-to-fabの谷を越えたという兆候(歩留まり・300mm・CMOS化)が、装置・材料需要が動く前触れになる。
- 新材料移行を「装置・プロセスの総入れ替え」ではなく既存資産の延長線で捉える: 今回が逆順とはいえTFTフローを下敷きにしたように、移行は断絶ではなく接続として進む。自社の既存プロセス・検査ノウハウのどこが2D時代にも生き残るかを見極めておく。
参考資料
- Electronics Weekly, "imec, ASML and TSMC develop integration route for 2D-material based n- and pFETs" (2026-06)
- DIGITIMES, "Imec, ASML, TSMC demonstrate 300mm integration route for 2D-material transistors" (2026-06-16)
- TechPowerUp, "imec, ASML and TSMC Demonstrate 2D-Material Transistors at 50nm CPP on 300mm Wafers" (2026-06)
