Google TPU「25%削減」の理由 —— チップは作れるのに「組み立て」られない時代

Googleが2026年のTPU生産目標を400万個から300万個に引き下げた。25%の削減だ。

設計能力が足りないわけではない。TSMCのウェーハ生産キャパが不足しているわけでもない。問題はまったく別のところにあった。チップを作る工程ではなく、チップを「組み立てる」工程 — アドバンストパッケージングがボトルネックになったのだ。

CoWoSとは何か

AIチップは単一のチップではない。

NVIDIAのH100であれGoogleのTPU v6であれ、AIチップの内部を覗くと複数のチップレット（chiplet）が一つの基板上に並んでいる。ロジックダイ（演算処理）、HBMメモリダイ（データ保存）、I/Oダイ（通信） — これらを一つのパッケージに統合する技術がCoWoS（Chip on Wafer on Substrate）だ。

たとえるならこうだ。前工程（ウェーハ加工）が「部品を作る工場」なら、CoWoSパッケージングは「部品を組み立てて完成品にする工場」だ。エンジン、トランスミッション、バッテリーをそれぞれ作れても、それらを一台の車に組み上げるラインがなければ車は出てこない。

AIチップも同じだ。3nmロジックダイを作れて、HBM4メモリを作れても、CoWoSで組み立てられなければ製品にならない。

NVIDIAが先に列に並んだ

なぜGoogleが生産量を減らさなければならなかったのかを理解するには、NVIDIAの動きを先に見る必要がある。

NVIDIAは2027年までにTSMC CoWoSキャパの50%以上をすでに確保したとされる。次世代のVera Rubinプラットフォーム、その次のFeynmanアーキテクチャまで — NVIDIAは数年分のパッケージング容量を先行確保した。

TSMCはCoWoSキャパを月12.5万枚まで拡大したが、NVIDIA一社が半分以上を持っていくと、残りの顧客 — Google、AMD、Amazon、Microsoft — が分け合える量は限られる。

GoogleのTPU削減は技術の限界ではなく、容量の限界から来た決定だった。

前工程は足りている、後工程が足りない

この状況は、半導体産業の重心が移動しつつあることを示している。

これまで半導体産業の「最先端」は前工程だった。何ナノメートルの工程を量産できるかが技術力の尺度だった。TSMCの3nm、2nm、そしてRapidusが挑む2nm — すべて前工程の話だ。

しかしAIチップの時代に入り、前工程だけでは製品が完成しなくなった。一つのAIチップに搭載されるHBMメモリスタックの数が増え、ダイ間の接続密度が高まるにつれ、パッケージングの複雑さと重要性が爆発的に増大したのだ。

TSMC自身がこの変化を認めている。CoWoSキャパを2024年比で2倍以上に拡大したが、それでも需要に追いついていないと明かした。「前工程はもはや唯一のボトルネックではない」という事実が、数字で証明されている。

ハイパースケーラーの$690Bがぶつかった壁

2026年、ハイパースケーラー（Microsoft、Google、Amazon、Meta、Oracle）のAIインフラ投資額は合算で約6,900億ドル（約100兆円）に達する。その約75%にあたる4,500億ドルがAIインフラに直接投入される。

この天文学的な金額は、AI需要が存在するという証拠だ。問題は需要ではなく供給にある。資金はあり設計もあるが、物理的にチップを組み立てられる容量が足りない。GoogleのTPU削減は、この構造的ボトルネックの最も可視的な証拠だ。

GPU・アクセラレータに投じられる金額だけで1,800億ドル（約600万個のGPU相当）。この物量をすべてCoWoSパッケージングで処理するには、現在のキャパでは物理的に不可能だ。

熊本でこの話が重要な理由

JASM熊本第2工場が3nmウェーハの量産を始めれば、世界でも最先端のロジックチップを日本国内で製造できるようになる。しかしそのウェーハがAIチップになるには、CoWoSレベルのアドバンストパッケージングが必要だ。

現在、日本国内にはこのレベルのアドバンストパッケージングインフラが十分に整っていない。熊本で作った3nmダイを台湾に送ってパッケージングし、また持ち帰るという状況が生じ得る。これはリードタイムと物流コストの面で非効率であり、イラン戦争が示したように地政学リスクにも晒される。

熊本クラスターが真の完結型半導体拠点になるには、「チップを作る」能力に加えて「チップを組み立てる」能力まで備える必要がある。前工程のJASM、センサーのソニーに続いて必要なピースは — アドバンストパッケージングだ。

半導体の「ラストマイル」

宅配業界に「ラストマイル（最後の1マイル）」問題がある。物流センターまでは効率的に配送できるが、最終目的地までの最後の区間が最もコストのかかる区間だ。

半導体も同じ状況に置かれている。ウェーハを作ること（前工程）は数十年にわたって進化し、TSMCという圧倒的なプレイヤーが存在する。しかしそのウェーハをAIチップという最終製品に仕上げる「ラストマイル」 — アドバンストパッケージング — が、今最も狭いボトルネックだ。

Google TPUの25%削減は、単に一社の生産調整ではない。AI時代の半導体産業が前工程の競争から後工程の競争へ移行しつつあるという、構造的転換のシグナルだ。

3nmを作れるかどうかよりも、CoWoSを確保できるかどうかが、AIチップ時代の本当の競争力になりつつある。

参考資料

• SemiWiki — Global 2nm Supply Crunch: TSMC Leads as Intel, Samsung, Rapidus Race to Compete
• Futurum — AI CapEx 2026: The $690B Infrastructure Sprint
• TrendForce — NVIDIA GTC 2026: Feynman on TSMC A16, HBM4 Showcase
• TSMC — Q4 2025 Earnings: CoWoS Advanced Packaging Capacity Update
• JBpress — 後工程が支配する半導体の現実