「半導体メーカーの技術ロードマップが、Nature Electronicsに掲載された」——この一行を学術ニュースとして読み流すと、一番情報量の多い部分を落とします。掲載誌そのものより情報量が多いのは、責任著者の肩書きのほうです。SK hynixのAI Infra Team Leadが、大学教授と並んで責任著者に名を連ねている。メモリメーカーが「自社の部品がどれだけ速いか」ではなく「AIインフラ全体をどう配線するか」を、査読付きの場に置いた。2026年8月20日の発表は、そう読み替えたときに意味が変わります。

表面と深層

表面（発表内容）	深層（隠れた文脈）
CPOの技術ロードマップがNature Electronicsに掲載	責任著者の一人はSK hynixのAI Infra Team Lead。部品の供給側が、システム設計の側に名前を出した
次世代インターコネクト技術の展望	短距離では今もコスト面で有利。ただし次世代AIデータセンターでは制約要因へと再分類されつつある
100 Tb/s・1 pJ/bit・10 nsという技術目標	先に動くのは論文の著者ではなく、装置・材料・実装・検査の側。メモリの仕様書に現れるより前に、選定基準のほうが書き換わるはずだ
HBMに続く技術の話	光をメモリインターフェースまで延ばす構想——パッケージの内側で完結する話ではなくなる

何が発表されたか

事実関係から整理します。日付、掲載誌、著者、論文が扱う範囲。

SK hynixは2026年8月20日、CPO（Co-Packaged Optics）の技術ロードマップをまとめた論文が学術誌Nature Electronicsに掲載されたとニュースルームで発表しました。題は「Co-packaged optics for high-performance computing and artificial intelligence」。責任著者は、SK hynixのAI Infra Team Leadを務めるSeunghoon Hong氏と、バージニア大学（UVA）電気・コンピュータ工学科のKyusang Lee教授。共同研究にはイリノイ大学アーバナ・シャンペーン校（UIUC）、南洋理工大学（NTU）、マサチューセッツ工科大学（MIT）、延世大学の研究者が参加しています。

論文が扱う範囲は三つ。HPCとAIに向けたCPOの開発経緯、そこで立ちはだかる技術課題、次世代の光インターコネクト技術がたどる道筋です。SK hynixはこれを、メモリ・先端パッケージング・光コンピュートインターコネクト（OCI）が次世代AIシステムに向けてどう共進化すべきかを示した包括的なロードマップだと説明しています。

CPOとは何か。Hong氏の説明が簡潔です。

CPOは光トランシーバ（TRx）をプロセッサと同じパッケージに統合し、長い電気配線の代わりに光でチップ同士がデータをやり取りできるようにする。AIシステムの中でデータが動く仕組みそのものを変え、演算のスケーリングを阻む最大の障壁の一つを取り除くものだ。
— Seunghoon Hong（AI Infra Team Lead, SK hynix）／SK hynix Newsroom, 2026年8月20日（英文発表からの訳）

本稿の数字と引用は、全てSK hynixニュースルームの発表文に基づきます。原論文は購読制のため直接は参照していません。

演算は2年で3倍、接続は1.4倍

演算と接続は、同じ2年という区間で伸びる速さが違います。帯域の壁は、その速度差が積み上がった結果です。

発表文の記述はこうです。演算スループットは2年ごとに3倍になってきたのに対し、インターコネクト帯域は同じ期間に約1.4倍しか進んでいない（原文: "compute throughput has tripled every two years, while interconnect bandwidth has only advanced 1.4-fold over the same period"）。

この二つは測っている対象が違う指標です。片方を片方で割って「何倍の開き」という一つの数字にまとめられるものではありません。ただ、方向だけははっきりしている。演算側の伸びに接続側が追いつかない構図が、2年という区間ごとに更新されていく。SK hynixはこれを「bandwidth wall（帯域の壁）」と呼びます。

壁の正体は物理です。パッケージの外へ、ラックの向こうへとデータを運ぶ従来の銅配線は、伝送距離が伸びるほど信号損失と消費電力が急速に増える。速度を上げ距離を伸ばすほど補償回路は複雑になり、電力と伝送遅延の両方を押し上げます。短距離では今も銅がコスト面で有利——発表文はその点を認めた上で、次世代AIデータセンターでは銅が制約要因と見なされつつあると書いています。

演算チップがどれだけ強力になっても、チップ間のデータ移動が追いつかなければ、システム全体の性能は上がらない。物理的な限界を抱える銅のインターコネクトを光リンクに置き換えることが、将来のスケーラビリティに向けた最も有望な道筋だ。
— Kyusang Lee（バージニア大学教授）／SK hynix Newsroom, 2026年8月20日（英文発表からの訳）

HBMが解いたのは、AIアクセラレータのパッケージ内側にあったボトルネックでした。数千のGPUとHBMスタックを束ねるハイパースケールのクラスタでは、次の詰まりがシステムとシステムの間に現れる。論文の出発点はここにあります。

100 Tb/s・1 pJ/bit・10 ns——論文が置いた「的」の読み方

製品仕様として引用した瞬間、その記事は誤報になります。ノードあたり100 Tb/s超の帯域、1 pJ/bit未満のエネルギー消費、10ナノ秒未満のチップ間遅延——三つとも、論文が次世代AIインフラに向けて定義した技術目標です。

発表文の表現は "define clear technical targets"。あくまで目標の定義であり、現行スペックの告知として書かれた数字ではありません。

では、目標にすぎない数字がなぜニュースになるのか。的が公開の文献に置かれたからです。装置、材料、実装、検査——それぞれの工程が「1 pJ/bitに届く実装とは何か」という同じ問いを共有できるようになる。ロードマップの価値は達成の証明ではなく、座標の共有にあります。

経路も示されています。2Dおよび2.5Dのインターポーザベースの構成から、3Dの異種積層へ。商用展開に向けて解くべき技術課題とセットで並べられている点が、この論文を技術動向のまとめ以上のものにしています。

光をメモリインターフェースまで延ばすという構想

CPOが最後にたどり着く先は、メモリの入口です。プロセッサの周辺で止まる技術ではありません。

発表文が長期の展望として描くのは、フォトニックインターポーザがXPUプール（演算資源）とメモリプール（メモリ資源）を光リンクで直接つなぐ構造です。従来のパッケージングが課してきた物理的な制約の外に出ることで、システム全体のデータ移動効率を最大化する。複数のAIアクセラレータが大きなメモリプールを共有できるようになり、モデルが大きくなってもインフラ側のスケールが効く——これが提案の骨子です。

Lee教授は、この技術がすでに研究室を出て商用化の初期段階に入っていると述べています。同時に、残っている課題も具体的に挙げている。低消費電力フォトニックデバイスの統合、コヒーレンスプロトコルの開発、システム信頼性の向上。その上で決め手になるのは、メモリデバイスとコントローラ、フォトニクス部品とパッケージングを一つの統合システムとして協調設計することだ、と。

協調設計（co-design）という言葉が繰り返される理由は、そこにあります。光を通す部品を作れるかどうかではなく、メモリの設計者と光学の設計者が同じ図面を見られるかどうかが律速段階——工程全体の速さを決める一番遅い工程——になる。

本当の意味

この論文の本質は、SK hynixが光の会社になるという話ではありません。メモリメーカーが「部品の速さ」ではなく「システムの設計図」で競い始めた、という話です。

発表文は、SK hynixがHBMのイノベーションを超えて、システムレベルで次世代AIインフラのアーキテクチャを定義する側に回りつつあると位置づけています。企業自身による位置づけである以上、額面どおりに受け取る必要はない。ただ、Hong氏がインタビューで語る自己認識は一貫しています。メモリを単体の部品としてではなく、顧客のAI競争力を左右するシステムアーキテクチャの一部として見ている。メモリ企業は個別部品の供給者から、CPOのような技術で顧客のシステム全体の競争力を支えるパートナーへ変わりつつある——いずれも同氏の言葉です。

自己申告を割り引いても、共著機関の並びはその主張と矛盾しません。UVA、UIUC、NTU、MIT、延世大学。デバイス単体の性能を競うための布陣ではなく、実装と設計を横断するための布陣に見えます。

買う側から見れば、評価軸が一つ増えたことになる。「このメモリは何Gbpsか」に加えて、「このメモリはどのシステム設計図の上に置かれているか」を問うことになります。

製造業が今やるべきこと

目標値と製品仕様を、引用の時点で分ける：100 Tb/s・1 pJ/bit・10 nsが自社の資料や提案書に転記される前に、出所と性格（目標か実績か）を注記しておく。数字は独り歩きすると訂正が効きません。
ロードマップは「段」で聞く：2D/2.5Dのインターポーザなのか、3Dの異種積層なのか。取引先や装置ベンダーの提案がどの段の話をしているかを確認すると、実現時期の見当がつきます。
歩留まり・コスト・冷却・サプライチェーンで関与点を探す：Lee教授が「産業側が持ち込む視点」として挙げたのがこの四つです。光実装が後工程の隣に来るとき、自社の工程がどこで接点を持つのかを今のうちに棚卸ししておく。